Corso di Laurea Magistrale in Fisica	Insegnamento / Course ELETTRONICA DIGITALE / DIGITAL ELECTRONICS			
SSD: FIS/01	**CFU/Credits:** 8	**Anno di corso: I**	**Lezione (ore): xx**	**Esercitazione (ore): yy**

Obiettivi formativi:	**Training objectives:**
Conoscenza delle principali tecniche di analisi e sintesi di circuiti digitali. Analisi di Fault Coverage, Ridondanza e Minimizzazione di circuiti combinatori. Analisi dei principali building-block sequenziali (contatori, shift-register, LFSR, logiche programmabili). Progettazione di Automi a Stati Finiti per applicazioni ad alte prestazioni, anche con caratteristiche di auto-inizializzazione. Analisi delle prestazioni timing di circuiti digitali e delle tecniche di recupero da condizioni di errore. Progettazione di sistemi digitali complessi e applicazioni a strumentazione di misura. Sviluppo di capacità autonoma di comprensione di testi specializzati e articoli di ricerca nel settore	Knowledge of the main techniques for analysis and sinthesys of digital circuits. Redundancy and minimization of combinatorial circuits. Analysis of the sequential building block (counters, shifters, LFSR, architecture of programmable logic). Design of Finite State Machine in high performance applications, including self-initialization features. Timing analysis of digital circuits and error recovery techniques. Design of complex systems with application to laboratory equipment. Ability to master in autonomy advanced literature, including scientific and technical papers.

Programma sintetico (sillabo):

1- Switching Algebra
2- Analisi di circuiti combinatoriali e tecniche di minimizzazione
3- Azzardi
4- Sintesi di circuiti combinatoriali
5- Dispositivi Logici Programmabili
6- Cenni di Fault Coverage
7- Espansioni di Shannon, Davio, Taylor
8- Latches e Flip-Flop
9- Distribuzione del clock, Pipelining e Timing Analysis
10- Analisi e Sintesi di circuiti sequenziali
11- Automi a Stati Finiti
12- Contatori e Linear Feedback Shift Registers

In English:

1- Switching Algebra
2- Analysis and sinthesys of combinatorial circuits, minimization techniques
3- Hazards
4- Analysis and Sinthesys of sequential circuits
5- Architecture of programmable logic
6- Elements of Fault Coverage
7- Shannon Expansion, Davio, Taylor
8- Latches and Flip-Flop
9- Clock Tree, Pipelining e Timing Analysis
19- Finite State Machine
12- High Speed Counters, Linear Feedback Shift Registers

Esami propedeutici / Propaedeutic exams: -

Prerequisiti / Prerequisites: -

Finalità e modalità di verifica dell'apprendimento

Esame orale

Il corso può essere erogato in lingua inglese in presenza di studenti stranieri (es. Erasmus) / The course can be given in English in presence of foreign students (e.g. Erasmus)